一颗B200 GPU，TDP 1000W，核心电压压到0.8V以下——换算过来，灌进芯片的电流超过1000A。这两年行业把目光都给了MLCC和GPU：几千颗去耦电容、48V母线、液冷冷板，讨论得热火朝天。但夹在DrMOS和电容之间的那几十颗小方块——大电流贴片功率电感，却很少有人认真算过账。它才是那个"不响则已，一响就要命"的角色。
AI服务器一体成型贴片功率电感
一、多相VRM里，电感扛的是最难的一棒
1000A不可能靠一路变换器搞定，主流做法是20相甚至更多相并联，每相分掉50A上下，靠交错工作把纹波互相抵消。每一相的"腰"就是功率电感：它既要扛住直流偏置下的满负荷电流，又要在负载跳变瞬间让电流跟得上斜率。
GPU负载跳变有多狠？di/dt可以超过1000A/μs，而核心电压允许的波动窗口只有±50mV。这就逼着电感在"低感量换快速响应"和"高感量压纹波"之间做取舍——AI VRM的常用感量已经低到一两百nH量级。
二、三个杀伤路径
1）直流偏置下的感量塌方。 Isat通常定义为感量跌落30%时的直流电流。一旦磁芯饱和，感量急剧趋近于零，纹波电流瞬间放大数倍，功率级近乎面对短路。更麻烦的是温度降额：铁氧体在100℃时的饱和磁通密度只有25℃时的约70%。25℃标称20A的电感，在AI服务器VRM局部七八十度的环境里可能只剩十三四安。金属磁粉芯一体成型的价值就在这里——分布气隙带来"软饱和"，感量平滑下降而非断崖崩溃，给控制环路留出反应时间。
2）DCR的"毫欧战争"。 50A一相，0.5mΩ就是1.25W，20相叠起来25W纯热耗。别小看这零点几毫欧：在120kW机柜量级下，PDN效率每提升1%，一个机柜就省下1.2kW电力和对应的散热成本。这也是扁线/立绕铜带、clip端子在大电流电感上快速普及的原因——把窗口填充率拉满，把DCR压到0.5mΩ以下。
3）漏磁与啸叫。 开放式磁路的杂散磁场会耦合进旁边的NVLink 5.0（200Gb/s/lane）和PCIe Gen6 PAM4走线，这类噪声在调试现场极难定位。全屏蔽一体成型结构几乎无磁隙，既压住EMI，也消除了磁芯间隙振动带来的啸叫。
扁平线大电流功率电感
三、电源完整性视角：电感其实在改写PDN阻抗曲线
PDN设计的硬指标是目标阻抗——从直流到100MHz全频段低于0.1mΩ，激进设计甚至瞄着50μΩ。电感一旦在工作点感量跌落，多相环路的等效输出阻抗和带宽就跟着变，控制器按原感量做的补偿全部失准，负载跳变时的vdroop被直接放大。
多相均流同样吃紧：如果各相电感感量公差只有±20%，相间电流分配失衡，电流大的那一相先饱和、先过热，形成恶性循环。把公差收紧到±10%甚至±5%是更稳妥的做法。
也正因如此，行业开始用TLVR（耦合电感）在多相之间引入磁耦合，让所有相同时响应负载跳变，大幅削减输出电容数量，并为垂直供电（VPD）铺路。电感的角色，正在从"储能元件"变成决定瞬态性能的主角。
紧凑型小体积一体成型电感
四、选型清单与一组实测数据
Isat：按最恶劣工作温度下的曲线取值，在峰值电流（Iout+ΔI/2）之上再留20%~25%余量；
Irms：按实际RMS电流核算，别拿平均电流糊弄，温升40℃那条线要在真实敷铜条件下验证；
DCR：逐毫欧比价，同时算清满载下的瓦数；
全温域漂移与公差：-50℃~+155℃、感量漂移≤±9%是更现实的要求；
屏蔽与机械：一体成型、抗振动、无啸叫。
顺手放一组我们实测过的例子：安瑞科ASD1770-R47M在0~65A直流偏置扫描中，48A时感量保持率仍在70%（Isat判定点），80%额定电流（32A）下保持率超过75%，全程无硬饱和拐点；四线制实测DCR 0.98mΩ；40A满载持续2小时、无强制风冷条件下表面温升38.5℃，比同封装竞品低约5.2℃。换算下来40A工况铜损能省十几瓦，整机效率提升约1.2%~1.5%——对一台常年满载的AI服务器，这是三年电费级别的差别。
安瑞科ASD1770一体成型电感规格书
结语
电源完整性从来不是电容一个人的战斗。当电流走到1000A这个量级，那颗几毫米见方的贴片电感，已经从配角变成决定系统能否满血运行的关键一环。国产一体成型电感在磁粉配方、低DCR工艺和全屏蔽结构上这几年进步很快，在这条"最后一英寸"的赛道上，替代空间比想象中大得多。
审核编辑 黄宇
